文章 ID: 000081957 內容類型: 疑難排解 最近查看日期: 2019 年 03 月 15 日

為什麼 1G/2.5G/5G/10G 多速率乙太網路實體層Intel® FPGA IP核心的rx_digitalreset和tx_digitalreset訊號無法連接至平臺設計者Intel® FPGA IP的收發器 PHY 重設控制器？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 1G 2.5G 5G 10G 多速率乙太網路 PHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime 軟體的問題，1G/2.5G/5G/10G 多速率乙太網路實體層Intel® FPGA IP rx_digitalreset 和 tx_digitalreset 訊號的介面類別型不正確，因此您無法將這兩個訊號連接到平臺設計者Intel FPGA IP收發器 PHY 重設控制器。rx_digitalreset 和 tx_digitalreset 訊號的正確介面類別型為通道，不會重設。

    解決方法

    從 Platfrom Designer 匯出 rx_digitalreset 和 tx_digitalreset 訊號，並以手動方式在收銀機傳輸等級 （RTL） 連接。此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 18.1 開始修復。

    相關產品

    本文章適用於 3 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Arria® V FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。