文章 ID: 000082008 內容類型: 疑難排解 最近查看日期: 2014 年 11 月 17 日

在使用 Stratix® V 裝置的直接寫入方法執行 Rx CDR PLL 動態重新配置時，RTL 模擬與硬體之間是否有行為差異？

環境

  • Intel® Quartus® II 訂閱版
  • PLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    是的，在 Stratix® V 裝置中使用直接寫入方法執行 Rx CDR PLL 動態重新配置時，RTL 模擬與硬體之間可能會出現不同的行為差異。

    解決方法

    若為 RTL 模擬，您可以使用直接寫入方法在 MIF 檔案中寫入差異。對於硬體，必須寫入整個 Rx CDR PLL MIF 檔案。

    相關產品

    本文章適用於 4 產品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V FPGA
    Stratix® V GS FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。