文章 ID: 000082231 內容類型: 疑難排解 最近查看日期: 2018 年 05 月 29 日

為什麼適用于 PCI Express* 的Intel® Arria® 10 或 Intel® Cyclone® 10 GX Avalon®-MM DMA 介面的 Modelsim*/Questasim* 模擬在 Read Data Mover (altpcieav_dma_rd.sv) 模組中的 X 傳播問題失敗?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    造成此 X 傳播問題的根本原因,是 Read Data Mover (altpcieav_dma_rd.sv) 模組中的LPM_DEST_ADD_SUB_component即時沒有正確零延伸至完整的訊號向量寬度。datab埠。 因此,模擬器會將 X 指派到目的地位址中的主要未指派位。

    請參閱下面的LPM_DEST_ADD_SUB_component即時。

    *********************************************************************************************************************************

    lpm_add_sub LPM_DEST_ADD_SUB_component (
    .clken (1'b1),
    .clock (Clk_i),
    .dataa (cur_dest_addr_reg),
                                    .datab ({rd_dw_size,2'b00[),
    .result (cur_dest_addr_adder_out)
    概要translate_off
    ,
    .aclr (),
    .add_sub (),
    .cin (),
    .cout (),
    .溢出 ()
    概要translate_on
    );
    defparam
    LPM_DEST_ADD_SUB_component.lpm_direction = 「ADD」,
    LPM_DEST_ADD_SUB_component.lpm_insight = 「ONE_INPUT_IS_CONSTANT=NO,CIN_USED=NO」,
    LPM_DEST_ADD_SUB_component.lpm_pipeline = 1,
    LPM_DEST_ADD_SUB_component.lpm_代表 = 「UNSIGNED」,
    LPM_DEST_ADD_SUB_component.lpm_type = 「LPM_ADD_SUB」,
    LPM_DEST_ADD_SUB_component.lpm_寬度 = RDDMA_AVL_ADDR_WIDTH;

    *********************************************************************************************************************************

    解決方法

    解決方法是正確零延伸 .datab 埠的輸入訊號向量,如下所示。

     

    .datab ({(RDDMA_AVL_ADDR_WIDTH-12){1'b0\\,rd_dw_size,2'b00[),

     

    此問題排定在未來版本的 Intel® Quartus® Prime 軟體中修復。

    相關產品

    本文章適用於 2 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Cyclone® 10 GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。