重大問題
描述
40GbE、100GbE MAC 和 PHY IP 核心包括 PHY IP 核心 由 MegaWi 外掛程式管理器所產生。再生實體層時 IP 核心加上後續的 Quartus II 軟體修訂版，Quartus Fitter 可能會產生關於 0 ppm 關係的重要警告 在各種 PMA 通道之間。
解決方法
此問題已修復在 12.1 Quartus 軟體版本中 IP 核心。
針對 12.0 版本的 IP 核心，Quartus Fitter 會檢查 傳輸或接收的頻率之間所需的 0-ppm 差異 不同 PMA 通道上的序列資料。工具無法辨識 放置在 PHY 通道上方的計時架構;當沒有額外資訊時 提供以下 0 ppm 關鍵警告的資訊 由 Fitter 在 Quartus II 軟體版本 12.0 中生產 Stratix IV 和 Stratix V 裝置：
Critical Warning (178012): Coreclk source from 10G RX
PCS atom alt_e100_pma:pma|alt_e100_e10x10:gx|.....si_10g_rx_pcs|wys
do not have same 0ppm source with respected to PCS internal clock
because rx_pld_clk source of 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:....�
為了解決這個問題，最高層級的 .qsf 檔案 設計必須包含特定的限制。
基於Stratix IV 裝置的設計必須包含下列內容 約束：
set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *
基於 Stratix V 裝置的設計必須包含下列內容 約束：
set_instance_assignment -name GXB_0PPM_CORECLK ON -to *set_instance_assignment -name GXB_0PPM_CORECLK ON -to *
這些設定的範例可以在 .qsf 檔案中找到 適用于 alt_eth_40g/quartus_synth/包裝/ 和 alt_eth_100g/quartus_synth/包裝/ 目錄下的各種包裝。 例如 ，alt_eth_100g/quartus_synth /包裝/目錄中的alt_100g_phy包裝 包含 alt_e100_phy_siv.qsf 和 alt_e100_phy_siv.qsf 檔案 具有上述適當限制。