文章 ID: 000082358 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

Cyclone II 裝置手冊的 PLL 章節中,全球頻率網路連線表是否有已知問題?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

Cyclone II 裝置手冊 PLL 章節的表 79 有不正確的 LVDSCLK 編號。

CLK (x) 和 LVDSCLK (x) p/n 針腳之間的正確對應圖如下所示:


CLK0,LVDSCLK0p
CLK1,LVDSCLK0n
CLK2,LVDSCLK1p
CLK3,LVDSCLK1n
CLK4,LVDSCLK2p
CLK5,LVDSCLK2n
CLK6,LVDSCLK3p
CLK7,LVDSCLK3n
CLK8,LVDSCLK4n
CLK9,LVDSCLK4p
CLK10,LVDSCLK5n
CLK11,LVDSCLK5p
CLK12,LVDSCLK6n
CLK13,LVDSCLK6p
CLK14,LVDSCLK7n
CLK15,LVDSCLK7p

這將固定在未來版本的 Cyclone II 裝置手冊中。

相關產品

本文章適用於 1 產品

Cyclone® II FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。