文章 ID: 000082371 內容類型: 疑難排解 最近查看日期: 2018 年 06 月 22 日

為什麼 Intel® Arria® 10 fPLL IP 產生錯誤的相移？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • fPLL Intel® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Edition 軟體版本 17.1 的問題，您可能會看到 Intel® Arria® 10 的 fPLL IP 設定了錯誤的相移。它產生的兩倍于預期的相移。

     

     

    解決方法

    若要解決此問題，請設定相移為您需求的一半。

    若要檢查相移設定，請使用 TimeQuest 計時分析器指令「derive_pll_clocks」。它報告實際的硬體設定。

     

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。