文章 ID: 000082512 內容類型: 疑難排解 最近查看日期: 2014 年 06 月 30 日

在 Quartus II 軟體版本 12.0 中使用嵌入式重設控制器時，Stratix V 低延遲實體層是否有已知問題？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    是的，在 Quartus® II 軟體版本 12.0 中使用嵌入式重設控制器時，Stratix® V 低延遲實體層中有已知的錯誤。

    • 當設定為結合介面時，每個通道都有自己的重設。
    • 當設定為非結合介面時，所有通道共用重設。

    正確的行為應該是

    • 當設定為結合介面時，所有通道共用重設。
    • 當設定為非結合介面時，每個通道都有自己的重設。
    解決方法 若要解決這個問題，請升級至 Quartus II 軟體版本 12.0SP1。

    相關產品

    本文章適用於 2 產品

    Stratix® V GT FPGA
    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。