在 ModelSim 或 Riviera-PRO 執行模擬範例設計時發生錯誤

當您嘗試執行 UniPHY 模擬範例設計時 在 ModelSim 或 Riviera-PRO 中，您可能會收到下列錯誤：

Error: (vsim-125) The shared library ./submodules/libbytestream_pli.so being loaded was built on a 32-bit machine. A 32-bit shared library cannot be loaded in a 64-bit simulation. Please use compatible machines to build and load the library

此問題影響到 DDR2 和 DDR3 通訊協定，以及 QDR II/II 和 RLDRAM II 使用基於 Nios II 的排序器時。

此問題有兩種可能的解決方法：

• 使用 32 位版本的 ModelSim 或 Riviera-PRO 可執行。

• 在文字編輯器中，開 啟 msim_setup.tcl 下 variant_name>_example_design/模擬/verilog/mentor/ 或 variant_name>_example_design/模擬/vhdl/mentor/。 找到該 alias elab 區段並移除 -pli /submodules/libbytestream_pli.so 行 vsim 。