文章 ID: 000082529 內容類型: 疑難排解 最近查看日期: 2018 年 01 月 17 日

為什麼當視訊計時幾何不一致時，Intel® HDMI* IP RX vid_lock訊號會遭到破壞？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • HDMI* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® HDMI* IP 的問題，如果視訊計時幾何不一致，RX vid_lock 訊號可能無法確定。

    HDMI RX IP 會檢查框架上一致的 HSYNC 寬度、VSYNC 寬度、Htotal、Hactive、Vtotal 和 Vactive 參數，以符合穩定視訊的資格，並主張 vid_lock。

    如果這些視訊參數在畫面間不一致 ，vid_lock 會遭到除損， 並且vid_data、 vid_hsync、 vid_vsync和 vid_de 無效。

    解決方法

    此問題已修復在 Intel® Quartus® Prime 軟體的 17.1 版本中。

    相關產品

    本文章適用於 3 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Arria® V FPGA 與 SoC FPGA
    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。