文章 ID: 000082611 內容類型: 產品資訊與文件 最近查看日期: 2012 年 08 月 13 日

對於 STRATIX IV GX/T 和 Arria II GX/Z 裝置，晶片上的收發器終止校準程式需要多久時間？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

晶片上的收發器終止校準程式需要 33，000 cal_blk_clk週期，從Stratix® IV GX/T 和 Arria® II GX/Z 裝置上的cal_blk_powerdown訊號除錯。

此時間段適用于控制一個或多個收發器模組的校準區塊。

相關產品

本文章適用於 4 產品

Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。