文章 ID: 000082816 內容類型: 疑難排解 最近查看日期: 2018 年 02 月 26 日

為什麼使用 SR-IOV Intel® Stratix® 10 個 PCIe* 硬 IP 會降低使用相同標籤值的不同 PF 的優異完成 TLP？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-ST Intel® Stratix® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於具有 SR-IOV 的 Intel® Stratix® 10 PCIe* 硬 IP 問題，而該硬 IP 在實體功能 （PF） 上無法追蹤標籤值，如果針對另一個 PF 未張貼的要求主動追蹤該特定標籤值，則硬 IP 會為具有相同標籤值的不同 PF 降低後續的完成 TLP。

     

     

    解決方法

    若要解決此問題，請使用獨特的標籤值來處理來自不同 PF 的未張貼請求。

    此限制與解決方法將記錄在適用于 PCIe* 解決方案使用者指南的 Intel® Stratix® 10 Avalon®-ST 與單根 I/O 虛擬化 （一根 I/O 虛擬化） 介面的未來版本中。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。