文章 ID: 000082879 內容類型: 疑難排解 最近查看日期: 2015 年 02 月 05 日

為什麼在 Quartus® II 軟體版本 13.0 SP1 的 I/O 路徑上看到設定時間違規？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Quartus® II 軟體版本 13.0 SP1 中，您的 I/O 路徑上可能會看到違反設定時間的情況，這些路徑使用硬記憶體控制器 （HMC） 針腳作為 Cyclone® V 裝置上的 I/O 針腳。使用 HMC 針腳的 I/O 訊號是使用HMCPHY_RE路由元件路由，與其他針腳相比，路由延遲要高得多。

    這些路由延遲是 Quartus® II 軟體版本 13.0 SP1 中Cyclone® V 計時模型的一部分，並未包含在較早的計時模型中。

    解決方法

    避免使用 HMC DQ 針腳作為高速訊號的輸入針腳。

    避免使用 HMC DQ 和命令針腳作為高速訊號的輸出針腳。

    您可以參閱 Cyclone V 裝置釘出檔案的 HMC 針腳 欄，以識別目標裝置的 HMC 針腳。

    相關產品

    本文章適用於 6 產品

    Cyclone® V GT FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V GX FPGA
    Cyclone® V E FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。