文章 ID: 000082952 內容類型: 疑難排解 最近查看日期: 2018 年 12 月 05 日

為什麼乙太網路 10G MAC Intel® FPGA IP的 XGMII 介面輸出在模擬中，最後幾位元組的資料與未知狀態？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 乙太網路 10G MAC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果乙太網路 10G MAC csr_reset 訊號Intel® FPGA IP在模擬開始後沒有切換一次，您可能會遇到上述問題。

    解決方法

    若要解決這個問題， csr_reset訊號 必須在模擬開始時切換一次。

    相關產品

    本文章適用於 6 產品

    Cyclone® IV FPGA
    Cyclone® V FPGA 與 SoC FPGA
    Arria® V FPGA 與 SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA
    Arria® II FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。