文章 ID: 000083092 內容類型: 疑難排解 最近查看日期: 2018 年 02 月 21 日

為什麼 Low Latency Ethernet 10G MAC 的動態產生設計範例對 1588 個延遲數位的準確度不正確?

環境

    Intel® Quartus® Prime Pro Edition 軟體
    低延遲乙太網路 10G MAC Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

由於 Intel® Quartus® Prime 軟體版本 16.0 及以上的問題,Intel® Arria® 10 FPGA Low Latency Ethernet 10G MAC 動態產生的多速率設計範例,在 1588 的準確度中具有額外的 /-3.2 ns 錯誤。因此,總錯誤可能大於使用者指南的求償,即 /-3 ns。

下列列出受影響的多速率設計範例變異:

  • 1G/10G 乙太網路,含 1588 設計範例(Intel Arria 10 FPGA)
  • 10M/100M/1G/10G 乙太網路,含 1588 設計範例 (Intel Arria 10 FPGA)
解決方法

若要解決此問題,請按照下列步驟操作:

  1. 對於Intel® Quartus® Prime 軟體 v16.0,在產生受影響的設計範例後,請從本目錄「\rtl」開啟 altera_eth_multi_channel_1588.sv檔案,並修改下列行列:
    localparam DEFAULT_NSEC_PERIOD_10G = 4'h3;
    localparam DEFAULT_FNSEC_PERIOD_10G = 16'h3333;
     
  2. 針對 Intel Quartus Prime 軟體 v16.1 及以上,在產生受影響的設計範例後,從 Intel Quartus Prime 軟體功能表,按一下 Open流覽\rtl\altera_eth_1588_tod選取 altera_eth_1588_tod_10g.ip啟動 Intel 10G 1588 日模組的 IP 參數編輯器,然後更新下列參數:

DEFAULT_NSEC_PERIOD至 3

DEFAULT_FNSEC_PERIOD 0x00003333

DEFAULT_NSEC_ADJPERIOD至 3

DEFAULT_FNSEC_ADJPERIOD 0x00003333

此問題從 Intel® Quartus® Prime Pro/Standard Edition Software 版本 18.0 開始修復。

相關產品

本文章適用於 1 產品

Intel® Arria® 10 FPGA 與 SoC FPGA

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。