文章 ID: 000083184 內容類型: 疑難排解 最近查看日期: 2011 年 11 月 15 日

在採用 GXB 收發器與收發器重新配置控制器兆功能的Stratix V 設計中,不相符的頻率

環境

  • Intel® Quartus® II 訂閱版
  • 乙太網路
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    當您對Stratix V 設計執行完整的計時分析 其中包含 GXB 收發器區塊和收發器重新配置 控制器超級功能,TimeQuest 計時分析器報告 未誤入的頻率。計時報告顯示下列內容:

    alt_xcvr_arbiter:pif[0].pif_arb|grant[0] was determined to be a clk but was found wt/o an associated clock assignment

    此問題影響到包含 GXB 收發器的 Stratix V 設計 區塊與收發器重新配置控制器兆功能。

    解決方法

    沒有解決方法。這個問題將在未來的版本中解決 三速乙太網路 MegaCore 功能。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。