文章 ID: 000083198 內容類型: 疑難排解 最近查看日期: 2018 年 05 月 14 日

為什麼區塊符號和 Intel® Stratix® 10 原始浮點 DSP IP 的 HDL 即時範本遺漏了 Ax、Ay、Az 和鏈埠？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 原始浮點 DSP Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro 軟體版本 17.1 中Intel® Stratix® 10 個原始浮點 DSP IP 的問題，您可以觀察到，如果 IP 設定為 Vector Mode 2，則區塊符號與 HDL 即時化範本中缺少 Ax、Ay、Az 和 Chainin 埠。

    解決方法

    此問題已從 Intel Quartus Prime Pro 軟體的 v18.0 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。