重大問題
描述
由於 Intel® Quartus® Prime 軟體版本 18.0 和更早版本的問題，在 Interlaken （第 2 代） Intel FPGA IP上宣稱 reset_n 訊號不會重設核心內的收發器。
解決方法
若要解決此問題，請手動將 reset_n 訊號連接到 IP 核心中包含的清晰文本包裝 ilk_uflex_ext 模組內，如下所示：
原始代碼：
uflex_ilk_hard_pcs_xcvr #（
.NUM_LANES （NUM_LANES），
...
）C2_XCVR（
重設控制器
.mm_clk（mm_clk），//75-125 MHz
.reset_n，
...
解決方法代碼：
...
） C2_xcvr （
重設控制器
.mm_clk（mm_clk），//75-125 MHz
.reset_n（reset_n），
...
此問題排定在 Intel® Quartus® Prime 軟體的未來版本中修復。