文章 ID: 000083613 內容類型: 疑難排解 最近查看日期: 2015 年 06 月 16 日

我的 Cyclone® V 或 Arria® V DDR3 綁定硬記憶體控制器設計的綁定介面上的時序違規是否有效？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Cyclone® V 或 Arria® V 中綁定兩個 DDR3 硬記憶體控制器時，您可能會在綁定介面上遇到時序衝突。這些違規行為是有效的。

    解決方法

    解決方法是為綁定信號插入管道寄存器。

    相關產品

    本文章適用於 10 產品

    Cyclone® V SE SoC FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。