描述
由於 Quartus® II 軟體的問題，Avalon®主橋 IP 的 SPI Slave 可能會在大量負載下傳輸資料。
解決方法
為了解決這個問題，請使用此檔案替換所產生的合成/子模組/spiphyslave.v 檔案： spiphyslave.v
此問題排定在未來版本的 Quartus II 軟體中修復。
環境
Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
相關產品
本文章適用於 37 產品
Intel® Stratix® 10 GX FPGA
Intel® Stratix® 10 SX SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Stratix® II FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Arria® V GX FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Stratix® IV GX FPGA
Stratix® V GT FPGA
Intel® Arria® 10 GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Intel® Arria® 10 SX SoC FPGA
Stratix® FPGAs
Stratix® GX FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Arria® II GX FPGA
Intel® Arria® 10 GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA