文章 ID: 000083778 內容類型: 疑難排解 最近查看日期: 2013 年 10 月 08 日

ERR_MaxRefsPostponed：總共有超過 8 個重新整理命令，比之前的更新命令減少更多. <trefi_value> Ns</trefi_value>

環境

  • 模擬
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用供應商記憶體模型模擬記憶體控制器時，可能會看到此錯誤。Altera並不正式支援供應商的記憶體模型。然而，如果您選擇使用它們，基於 UniPHY 的記憶體控制器在校準期間不會執行重新整理週期。供應商的記憶體模型可能會預期有重新整理週期，而當偵測到重新整理指令時，它會假設控制器正在延遲重新整理指令。達到最大延遲數量後，供應商模型會 ERR_MaxRefsPostponed 產生錯誤。

    解決方法 若要解決這些錯誤訊息，您可以在校準期間忽略或抑制 ERR_MaxRefsPostponed 錯誤訊息。

    相關產品

    本文章適用於 20 產品

    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    Arria® V GT FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Stratix® IV E FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。