使用 PCI Express® IP 核心的 Stratix® V 或 Arria V GZ 硬 IP 時，會出現問題，因為該連結無法一致出現。 當核心設定為原生第 2 代核心時，會看到此問題。 此問題與 PCIe® 硬重設控制器 （HRC） 有關。
維護 PERST 或本機重設並不有助於提升連結。 重新程式設計FPGA可能會提出連結，但這也是不一致的。
若要在 Quartus II 軟體版本 12.1 SP1 中解決這個問題，請使用下列程式變更為軟重設控制器 （SRC）：
針對 MegaWi™流：
1） 編輯/>變異>/合成/.v 檔案
2） 搜尋字串「hip_hard_reset_hwtcl」
3） 設定參數 hip_hard_reset_hwtcl = 0
4） 儲存變異.v
5） 移至步驟 7
針對 Qsys 流程：
1） 使用文字編輯器編輯 .qsys 檔案
2） 搜尋字串「force_src」
3） 確保下列參數設定如下：
4） 將變更儲存至 .qsys 檔案
5） 重新開機 Qsys 系統，以套用對底層設計檔案所做的變更
6） 移至步驟 7
一般步驟：
7） 開啟//子模組/sv_xcvr_pipe_native.sv 檔案
8） 搜尋「cal_offset_mode」
9） 如果下列行列與sv_xcvr_pipe_native.sv 檔案中的行號相符，請進行步驟 10 所示的變更，否則繼續執行步驟 11
.cal_offset_mode（protocol_version == 「第 2 代」）？「MODE_ACCUMULATION_MIDSWEEP」：「MODE_INDEPENDENT」）
.cal_oneshot（protocol_version == 「第 2 代」）？「ONESHOT_ON」：「ONESHOT_OFF」）
.rx_dprio_sel（protocol_version == 「第 2 代」）？「RX_CALIBRATION_SEL」：「RX_DPRIO_SEL」）
10)
.cal_offset_mode（「MODE_INDEPENDENT」），
.cal_oneshot（「ONESHOT_OFF」）
.rx_dprio_sel（「RX_DPRIO_SEL」）
11） 重新相容設計
12） 搜尋地圖報告檔案 （例如.top.map.rpt） hip_hard_reset_hwtcl，並確保值設定為 0
請注意，對 Qsys 系統或 PCIe 核心進行變更以及再生可能會復原部分或所有變更。
此問題已在 Quartus II 軟體的 v13.1 中修復。