文章 ID: 000084080 內容類型: 疑難排解 最近查看日期: 2013 年 11 月 19 日

為什麼在 HardCopy 裝置中實作 DDR3 SDRAM 控制器的「報告 DDR」計時報告下，在 Core 路徑上看到違反時間的違規行為？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 您可能僅在 HardCopy® 修訂版的 DDR3 SDRAM 控制器的 DDR3 SDRAM 控制器報告中，看到 Core 路徑違反時間規定。當（PLL 的頻率輸出 c0 ）未放置於全球頻率網路時，可能會發生 pll_afi_clk 此違規行為。相較于 STRATIX® IV 裝置系列，全球頻率與區域頻率在 HardCopy IV 裝置系列中具有較大的偏斜度。
    解決方法 為了避免違反計時規定，請將時間 pll_afi_clk 放置到全球頻率網路。

    相關文章

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。