為什麼快速IO I/O 寫入主機的回應封包掉落？

描述

當傳輸層的頻寬不足以傳輸所需的回應封包時，I/O 寫入主機可能會在 RapidIO® MegaCore® 功能中丟棄對NWRITE_R封包的回應封包。

迴圈仲裁方案用於授予 Avalon-ST 直通介面、Door Avalon、I/O Slave、I/O 主機和維護埠之間的傳輸層。如果另一個介面（例如 I/O Slave）正在傳輸封包，I/O Master 的回應偏離速率可能會低於NWRITE_R的入侵率，這將導致回應下降。當對NWRITE_R的回應下降時，會主張在傳輸NWRITE_R的裝置中，邏輯/傳輸層錯誤的PKT_RSP_TIMEOUT位偵測 CSR。

解決方法

1）確保未清NWRITE_R交易數量不會超過 32 筆。I/O 主機最多可在其佇列中儲存 32 個回應。

2）使用埠回應超時控制 CSR 將超時設定為適當的值，以確保快速偵測到掉落的回應。如果未設定超時，則掉落的回應將導致 io_s_wr_waitrequest 預設 4.5 秒時保持維護的訊號。

3）如果不需要系統訂購，請使用 NWRITE，避免 I/O 寫入主機的回應需求。

相關產品

本文章適用於 20 產品

Stratix® IV GX FPGA

Stratix® IV GT FPGA

Cyclone® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Cyclone® V GX FPGA

Cyclone® V GT FPGA

Cyclone® IV GX FPGA

Intel® Arria® 10 SX SoC FPGA

Intel® Arria® 10 GX FPGA

Intel® Arria® 10 GT FPGA

Arria® V SX SoC FPGA

Arria® V ST SoC FPGA

Arria® V GZ FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Arria® II GZ FPGA

Arria® II GX FPGA

Stratix® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

選擇您的語言

使用 Intel.com 搜尋功能

快速連結

最近的搜尋

進階搜尋

僅在以下條件搜尋：

為什麼快速IO I/O 寫入主機的回應封包掉落？

環境

需要更多協助嗎？

免責聲明