描述
在外部記憶體介面Intel® Arria® 10 FPGA IP 參數編輯器診斷 標籤中，可以選擇抽象 PHY 選項，以加速外部記憶體介面的 RTL 模擬Intel® Arria® 10 FPGA IP。
在第一次模擬執行期間， altera_emif_nios_force_abphy.sv 檔案會使用訊號力進行更新，以執行 PHY 校準。
解決方法
完成第一次模擬時，在重新執行模擬之前，您必須重新編譯模擬檔案。
如果您在執行模擬之前未重新相容檔案，即使輸入 global_reset_n 訊號已卸載，PHY 也會顯示在重設中。