文章 ID: 000084245 內容類型: 疑難排解 最近查看日期: 2014 年 02 月 19 日

為什麼我的 HPS DDR3 控制器校準失敗？

環境

  • Intel® Quartus® II 訂閱版
  • 搭載 UniPHY Intel® FPGA IP 的 DDR3 SDRAM 控制器
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用 Quartus® II 軟體版本 13.0 或 13.0sp1 生成的 HPS DDR3 控制器可能會遇到校準失敗，並在調試輸出文字檔中生成以下調試消息：

    test_load_patterns（0，全部） => （85 == 255） => 0

    保證讀取測試失敗

    序。C：校準失敗

    序。C：錯誤階段：1

    序。C：錯誤子階段：1

    序。C：錯誤組：0

    有一個已知問題，即 HPS Vref 針腳吸收高電流，導致 Vref 電壓下降和 DDR3 校準失敗。

    解決方法

    安裝 Quartus® II 13.0SP1 發行版本 DP5 修補程式。請參閱下面相關解決方案中的連結。

    同樣的修補程式也可作為 Quartus® II 13.0SP1 版本的單獨修補程式 （1.34） 使用。建議使用者安裝 DP5 修補程式，但如果只需要針對 HPS Vref 問題的單獨修補程式，請與 Altera 聯繫。

    此問題已在 Quartus® II 軟體 13.1 版本中修復。

    相關文章

    相關產品

    本文章適用於 19 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。