重大問題
描述
當您指定 DDR2 和 DDR3 SDRAM 控制器的 VHDL 輸出時 搭載 UniPHY 的 QDR II 和 QDR II SRAM 控制器， 或採用 UniPHY 的 RLDRAM II 控制器，並嘗試模擬 使用 NativeLink，NativeLink 失敗，並報告無法找到 檔案design_name>.vho 最高層級目錄。
解決方法
此問題的解決方法是不要將 NativeLink 用於 模擬 VHDL 設計，但要以手動方式設定模擬。