文章 ID: 000084672 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼軟 IP PCIe* 核心不將我的Avalon®-MM 記憶體讀取要求傳送至 PCIe* 匯流排？

環境

  • Intel® Quartus® II 訂閱版
  • 適用於 PCI Express* 的 IP_Compiler
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 SOPC 建置器所產生的軟 IP PCIe* 中出現錯誤，核心可能無法將記憶體讀取要求 （MRD） 傳送至 PCIe* 匯流排，儘管在 Avalon®-MM 介面上顯示正確。

    此問題不會影響具有 Avalon®-ST 介面或任何硬 IP PCIe* 核心的軟 IP。

    如果您使用的是 Quartus® II 軟體版本 10.1，您可以下載並安裝下列修補程式來解決這個問題。

    目前，先前的 Quartus® II 軟體版本沒有解決方法。如果使用較早版本的 Quartus® II 工具，Intel® 建議改用 Quartus® II 版本 11.0 軟體。

    相關產品

    本文章適用於 7 產品

    Stratix® IV GT FPGA
    Stratix® II GX FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Stratix® GX FPGA
    Cyclone® IV GX FPGA
    Arria® GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。