文章 ID: 000084678 內容類型: 疑難排解 最近查看日期: 2013 年 05 月 20 日

Altera_PLL 與 Altera_PLL_RECONFIG 超級功能的掃描mgmt_clk支援頻率是多少？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 Altera_PLL 與 Altera_PLL_RECONFIG 超級功能所使用的掃描mgmt_clk的支援頻率由定義 各自裝置技術資料中的 fDYCONFIGCLK。

fDYCONFIGCLK 是動態配置頻率。

相關文章

相關產品

本文章適用於 15 產品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。