文章 ID: 000084739 內容類型: 錯誤訊息 最近查看日期: 2014 年 04 月 30 日

警告 （12283）：不支援收發器 refclk clk buf/pin 上的分配INPUT_TERMINATION

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 在 Arria® V、Cyclone® V 和 Stratix® V 裝置中，INPUT_TERMINATION分配無法用於收發器針腳上。
解決方法

將針腳的INPUT_TERMINATION變更為 \'收發器專用 Refclk Pin Termination\'，並選擇適當的 Quartus® 設定檔 （QSF） 作業。
如需如何使用這些作業的詳細資訊，請參閱Altera收發器 PHY IP Core 使用者指南。

舉例來看，如果使用了選項DC_COUPLING_INTERNAL_100_OHM，.qsf 檔案將會顯示如下：

set_instance_assignment────名稱 XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_EXTERNAL_100_OHMS──

相關文章

相關產品

本文章適用於 12 產品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。