文章 ID: 000084772 內容類型: 錯誤訊息 最近查看日期: 2015 年 04 月 22 日

錯誤 （177021）：外部頻率驅動程式 <altclkctrl instance="" name=""> sd1 不能具有雙註冊的ENA_REGISTER_MODE設置</altclkctrl>

環境

  • Intel® Quartus® II 訂閱版
  • ALTCLKCTRL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當對外部路徑和 'ena' 埠使用 ALTCLKCTRL mega 函數集時，您會在 Quartus® II 軟體中看到此錯誤訊息。這會影響 Stratix® V、Arria® V 和 Cyclone® V 器件系列。

    「如何註冊」ena「埠的唯一受支援的法律設置是」輸入時鐘的下降沿」。但是，由於 Quartus II 軟體中直到 13.0 SP1 版本中的錯誤，在 ALTCLKCTRL mega 函數中使用此選項時，在設計編譯期間將收到以下錯誤：

    錯誤 （15845）：頻率啟用區塊「<altclkctrl 實例名稱> sd1」中ena_register_mode參數的非法值「下降沿」 -- 使用 ena 輸入時，值必須是雙寄存器，時鐘類型為「外部時鐘輸出」。

    解決方法

    如果您需要為受影響裝置系列中的外部路徑和 \'ena\' 埠使用 ALTCLKCTRL mega 函數集，請聯繫 mySupport 並提供以下參考編號作為解決方法：rd08082013_561。

    此問題已在 Intel® Quartus® 13.1 中修復。

    相關產品

    本文章適用於 15 產品

    Cyclone® V SX SoC FPGA
    Stratix® V E FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。