文章 ID: 000084806 內容類型: 疑難排解 最近查看日期: 2012 年 06 月 28 日

Arria V、Cyclone V 和 V 裝置上的 DDR2 和 DDR3 介面可能出現校準錯誤，Stratix V 裝置

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此問題影響到 DDR2 和 DDR3 產品。

    某些裝置和主機板的絞盤組合可能會遇到 校準失敗。校準失敗期間，EMIF 除錯 工具組可能會報告下列錯誤：

    Error: Read Calibration - No working DQSen phase found

    此錯誤可能表示校準程式已失效 若要完成 DQS，請啟用校準。

    DDR3 介面可能會發生此問題 以 667 MHz 或更高頻率運作。

    解決方法

    此問題的解決方法是下載裝置修補程式 請參閱 此處： HTTP://www.altera.com/support/kdb/solutions/rd06202012_726.html。

    此問題將在未來的版本中解決。

    相關產品

    本文章適用於 3 產品

    Arria® V FPGA 與 SoC FPGA
    Cyclone® V FPGA 與 SoC FPGA
    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。