文章 ID: 000085093 內容類型: 疑難排解 最近查看日期: 2015 年 02 月 16 日

平行快閃記憶體載入器 （PFL） IP 何時支援flash_nreset訊號？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

下列任何一種情況都會顯示flash_nreset訊號：

（1） 具有 PFL 設計的裝置已啟用或設定電源。
（2） 堅持pfl_nreset輸入訊號。
（3） 當 Quartus® II 程式設計器用於程式化快閃記憶體時，如果 PFL 已啟用程式設計模式。

如果您想要維護flash_nreset，請使用pfl_nreset重設 PFL。

相關產品

本文章適用於 12 產品

Stratix® V FPGA
Stratix® IV FPGA
Stratix® III FPGA
Intel® MAX® 10 FPGA
MAX® V CPLD
MAX® II CPLD
Cyclone® V FPGA 與 SoC FPGA
Cyclone® IV FPGA
Cyclone® III FPGA
Intel® Arria® 10 FPGA 與 SoC FPGA
Arria® V FPGA 與 SoC FPGA
Arria® II FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。