文章 ID: 000085136 內容類型: 疑難排解 最近查看日期: 2014 年 12 月 02 日

如果 ATX PLL 校準是通過 Arria® V GZ 和 Stratix® V GX/GT 設備上的 Avalon 記憶體映射介面啟動，為什麼tx_cal_busy信號不斷言？

環境

  • Intel® Quartus® Prime 設計軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果通過 Arria® V GZ 和 Stratix® V GX/GT 裝置上的 Avalon 記憶體映射介面啟動 ATX PLL 校準，則 tx_cal_busy 訊號不會斷言。

    tx_cal_busy 訊號僅在初始運行時校準或重置重新配置控制器時置位。

    要確定ATX PLL校準過程是否完成，您可以讀取ATX PLL控制和狀態寄存器。忙態是位址偏移量 7'h32 處的控制和狀態寄存器的位 8。

    解決方法

    此問題已從 V 系列收發器 PHY IP 核心使用者指南 14.1 版開始修復。

    相關文章

    相關產品

    本文章適用於 4 產品

    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。