文章 ID: 000085173 內容類型: 疑難排解 最近查看日期: 2015 年 09 月 28 日

Altera裝置是否支援浮式 LVDS 輸入針腳？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

下列Altera®裝置系列支援浮式 LVDS 輸入針腳：

Stratix® - 系列從 Stratix III 裝置開始

HardCopy® - 從 HardCopy III 裝置開始的系列

Arria®──系列以 Arria II GX 裝置開頭

Cyclone® - 從 Cyclone V 裝置開始的系列

然而，LVDS 接收器的 P 和 N 段必須套用 100ohm 差分阻力。 如果適用于裝置家族，則可使用內部終止服務。

如果 LVDS 輸入從未運算的跡跡或拔除的卡片上漂浮，則不會損壞。然而，您需要考慮下列事項：

浮輸入會導致無法知曉的切換活動，導致接收器內注入噪音並增加電流消耗，而這一切都取決於設計，Altera無法指定。如果噪音注入和增加目前的需求不可取，則建議使用外部偏向方案。

相關文章

相關產品

本文章適用於 27 產品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
HardCopy™ III ASIC 裝置
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
HardCopy™ IV GX ASIC 裝置
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
HardCopy™ IV E ASIC 裝置
Stratix® IV E FPGA
Stratix® IV GT FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。