文章 ID: 000085221 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼 DDR/DDR2 高效能 （HP） 控制器在發出自動重新整理指令後，在斷電模式下，啟用 CKE 訊號的時間週期比所需多許多？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在 Quartus® II 和 IP 版本 8.0 及更新版本有使 CKE 在 tRFC 時間內保持啟用的問題。

此行為將在未來 Quartus II 和 IP 版本中更正。

相關產品

本文章適用於 9 產品

Cyclone® III FPGA
Arria® GX FPGA
HardCopy™ III ASIC 裝置
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
Stratix® IV E FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。