文章 ID: 000085363 內容類型: 疑難排解 最近查看日期: 2013 年 06 月 04 日

當 Stratix V、Arria V 和 Cyclone V 收發器裝置停用「啟用簡化資料介面」時，Native PHY rx_parallel_data和tx_parallel_data匯流排的主動位對應是什麼？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當 Stratix® V、Arria® V 和 Cyclone® V 收發器裝置的收發器 Native PHY Megawi tx_parallel_data 訊息窗格中，停用「啟用簡化資料介面」時，Native PHY rx_parallel_data和tx_parallel_data匯流排的™主動位對應。

 

相關產品

本文章適用於 13 產品

Stratix® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA 與 SoC FPGA
Arria® V GT FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。