文章 ID: 000085449 內容類型: 錯誤訊息 最近查看日期: 2013 年 10 月 01 日

錯誤（169058）：輸出 I/O 針腳上的 I/O 標準 SSTL-135 無法有終止邏輯選項啟動

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 VCCIO 設定為 1.35 V 的銀行中，使用一般用途 I/O 針腳和雙用途針腳（例如 INIT_DONE 和 CRC_ERROR）時，您可能會收到上述錯誤，這是 DDR3L DRAM 裝置所使用的 SSTL-135 標準電壓。

    此錯誤是因為 SSTL-135 I/O 標準僅支援 34。/ 40.輸出終止。

    解決方法

    若要解決此問題，請將下列作業新增到每個通用針腳：

    set_instance_assignment───名稱 OUTPUT_TERMINATION「系列 40 OHM 無校準」-<pin 名稱>
    set_instance_assignment───名稱 IO_STANDARD「SSTL-135」-至 <pin_name>

    對於 INIT_DONE，<pin_name>應設為 ~ALTERA_INIT_DONE~。對於 CRC_ERROR，應將<pin_name>設定為 ~ALTERA_CRC_ERROR~。

    相關文章

    相關產品

    本文章適用於 15 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Arria® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。