重大問題
描述
此問題影響到 DDR2、DDR3 和 LPDDR2 產品。
使用 HPS 記憶體介面的 DDR2、DDR3 和 LPDDR2 介面
在 Arria V 或 Cyclone V 裝置上，產生長期 CK 抖動
（在 HPS 方面，而不是FPGA端）超過 JEDEC 和
供應商規格 （ tERR Nper ） 中等
值 ）。 N
解決方法
Altera已確認不需要遵守此規格，
只要短期抖動 （ tJITcc 和 tJITper ）
符合要求。在描述的組態中， tJITcc 並且 tJITper 是
在 JEDEC 規格範圍內。
此問題無法解決。