描述
由於 Quartus® II 軟體版本 14.0 Intel® Arria® 10 FPGA版中出現問題，您可能會看到小型持有違規。由於 Intel Arria 10 裝置的快速路由，因此會發生這樣的情況。
解決方法
為了解決這個問題，在安裝設計時，將下列限制加入您的 Synopsysys Design Constraint（）來過度限制您的設計。SDC） 檔案：
set quartus_exe $::TimeQuestInfo(nameofexecutable)
if { $quartus_exe == "quartus_fit" } {
post_message-類型資訊「過度限制持有」
set_clock_uncertainty 0.20 –add –hold –enable_same_physical_edge \
-from [get_clocks {clk}] –to [get_clocks {clk}]
}
這樣一來，在仍然使用正確的簽收時間要求時，更適合者的需求會更加嚴格。
只有在需要時才應新增此限制，而非全球範圍，也可以套用到特定路徑，而非整個頻率領域。如果這無法修正您的持有違規行為，較大的值可能會過度限制違規路徑。