文章 ID: 000085641 內容類型: 疑難排解 最近查看日期: 2013 年 03 月 18 日

為什麼在模擬 Cadence NCSim 的超級功能時，Altera_PLL 輸出頻率會停留在低位？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您使用 NCSim 模擬Altera_PLL 超級功能，部分輸出頻率可能會被卡低。

    解決方法

    此問題有兩個解決方法：

    1. 若要即時Altera_PLL，請檢查超級功能中的「啟用實體輸出參數」，並根據此設定參數以取得您想要的頻率。

    2. 讓宏SIM_USE_ICD_PLL_RECONFIG_MODEL使用下列Cyclone® V 裝置的實體模擬模型。在鎖定 V 或 Stratix® V 裝置Arria®時，您需要編輯下面的命令。

    ncvlog -DEFINE SIM_USE_ICD_PLL_RECONFIG_MODEL=TRUE「/eda/sim_lib/cadence/cyclonev_atoms_ncrypt.v」-工作cyclonev_ver

    此問題已從 Quartus® II 軟體版本 13.1 開始修復。

    相關產品

    本文章適用於 15 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。