描述
Stratix® II、Stratix II GX、Arria™ GX 和 HardCopy® II 裝置的真正差差 I/O 標準電壓需求取決於真正的差差緩衝區的位置。
大部分的 LVDS 緩衝區位於 I/O 銀行旁。 這是專用 SERDES 電路的位置，並可透過側邊的 LVDS I/O 針腳存取。 這是大多數 LVDS 作業的常見位置。 這些銀行需要 2.5V VCCIO 來進行 LVDS 輸入與輸出作業。
位於裝置頂部和底部的銀行 3、4、7 和 8 僅在專用頻率輸入緩衝區上支援 LVDS/LVPECL 的作業。 這些緩衝區使用 VCCINT 進行 LVDS/LVPECL 作業，且不取決於銀行 VCCIO 電壓。 這些銀行不支援 LVDS/LVPECL 輸出作業。
9、10、11 和 12 銀行需要 3.3V VCCIO 來進行 LVDS/LVPECL 輸入和輸出作業。 PLL[5、6、11、12]_OUT[0，1] 針腳支援 LVDS/LVPECL 輸出作業。 PLL[5，6，11，12]_FB/OUT2 針腳支援 LVDS/LVPECL 輸入或輸出作業。 這些是唯一可以設定為 LVDS/LVPECL 輸入或設定為 LVDS/LVPECL 輸出的針腳。
Stratix II、Stratix II GX 和 HardCopy II 裝置不支援雙向 LVDS/LVPECL 針腳。