低延遲 40-100GbE IP Core 在控制與狀態介面上，執行Avalon-MM 規格

低延遲 40-100GbE IP 核心控制與狀態介面 提供對 IP 核心收銀機的存取權限，並且應執行 Avalon-MM 介面從屬協定。然而，IP 核心確實如此 未正確執行此通訊協定。具體來說，輸出 status_waitrequest 訊號不符合規格。IP 核心確實如此 在應用程式除 status_read 錯或 status_write 輸入後，請不拆除此訊號 信號。

根據 Avalon-MM 通訊協定規格，主機 （應用程式） 必須持有所宣稱的讀取或寫入請求訊號 直到從屬拆卸等待要求訊號。然而，搭配 在目前的 IP 核心實作中，IP 核心將錯誤地假設 如果主機主張讀取或寫入請求，則多重請求 發出忙碌訊號時的訊號。

如需Avalon-MM 規格的詳細資訊，請參閱 Avalon 介面規格。

若要解決此問題，應用程式應發出 新的讀取或寫入要求 （主張 status_read 或 status_write ） 只有當 status_waitrequest 訊號被除名時， 而且必須握住 status_read 或 status_write 發出訊號 高，僅限一個頻率週期。

此問題已在低延遲 40 版本 14.0 中修正 - 以及 100-Gbps 乙太網路 MAC 與 PHY MegaCore 功能。