文章 ID: 000085771 內容類型: 疑難排解 最近查看日期: 2012 年 12 月 20 日

收發器重新配置控制器 IP Core 故障最小脈衝寬度在av_reconfig_pma_testbus_clk訊號

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 這是一個已知的問題，它將在未來的 Quartus® II 版本中修復。
    解決方法

    利用此限制和重新相容 Quartus II 專案建立外部 SDC 限制：

    create_generated_clock───姓名 {av_reconfig_pma_testbus_clk]
    -來源 [get_pins-compatibility_mode {*|basic|a5|reg_init[0]|clk[]
    -divide_by 2 [get_registers {*av_xcvr_reconfig_basic：a5|*alt_xcvr_arbiter：pif*|*grant*]]

    相關產品

    本文章適用於 1 產品

    Cyclone® V GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。