文章 ID: 000085808 內容類型: 產品資訊與文件 最近查看日期: 2013 年 10 月 29 日

如何減少 UniPHY DDR3 控制器在Avalon介面低avl_ready脈衝?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 根據控制器Avalon®介面上的存取類型,您可能會在某些情況下看到 avl_ready 脈衝低落,這是意料之中的。由於介面Avalon運作方式,因此會發生這種情況。
    解決方法 以下是一些建議,這些建議可透過最小化來提升Avalon介面的效率。 avl_ready 在突然存取時低脈衝。
    1. 提高 MegaWi 兵分™參數 命令佇列 Lookahead 景深的值。控制器使用開放頁面政策,儘量讓銀行保持開放,以避免不必要的預充並啟動週期。通常,它需要 命令佇列 Lookahead 深度 值的頁面數量,才能同時保持開啟,而進入控制器的新命令至少需要 2 個以上。請注意,增加此參數將使用更多FPGA邏輯資源,而時間關閉可能更具挑戰性。
    2. 將 MegaWicasd 參數 記憶體參數 -> 模式暫存器 1 -> 記憶體外加 CAS 延遲 選項設為 停用
    3. 在 DDR3 UniPHY 控制器\的頂級變異檔案中,找出參數 MAX_PENDING_WR_CMDMAX_PENDING_RD_CMD 。將這些值變更為 32,並再生 DDR3 控制器。
    4. 如果使用半速率控制器並Avalon大小 1 的突飛猛進存取,以改善控制器的效率,則可啟用突增合併選項。

    如需Avalon介面的詳細資訊,請參閱 Avalon介面規格

    相關產品

    本文章適用於 19 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。