此解決方案可引導您在修改任何 MegaWivarid® GUI 生成的檔案後，為 SerialLite® II 變種產生新的功能模擬模型。
開啟新檔案，並將其命名為「create_new_simgen.bat」。這將會是 ms-dos 可執行檔案。同樣地，也可以建立採用 Unix 技術的腳本（例如要編寫的腳本）。
===============================================================
對於 Verilog：請將下列文字新增到檔案中，用您的變異名稱取代（MegaWiarid 中使用的名稱）。 請確定文字都在一行之內。
quartus_map _slite2_top --family="stratixiigx" --simgen
--simgen_parameter="CBX_HDL_LANGUAGE=verilog, CBX_FILE=_slite2_top.vo"
--source=_rxhpp_atlfifo_concat.v --source=_rxrdp_atlfifo_concat.v
--source=_slite2_top.v --source=_slite2_unenc.v
--source=_slite2_wrapper.v --source=_txhpp_atlfifo_concat.v
--source=_txrdp_atlfifo_concat.v
儲存檔案並結束文字編輯。
===============================================================
===============================================================
針對 VHDL：將下列文字新增到檔案中，用變異名稱取代（MegaWi用d 中使用的名稱）。 請確定文字都在一行之內。
quartus_map _slite2_top --family="stratixiigx" --simgen
--simgen_parameter="CBX_HDL_LANGUAGE=vhdl, CBX_FILE=_slite2_top.vho"
--source=_rxhpp_atlfifo_concat.v --source=_rxrdp_atlfifo_concat.v
--source=_slite2_core.v --source=_slite2_top.v
--source=_slite2_unenc.v --source=_slite2_wrapper.v
--source=_txhpp_atlfifo_concat.v --source=_txrdp_atlfifo_concat.v
儲存檔案並結束文字編輯。
===============================================================
筆記：
1. 這個範例針對的是Stratix® II GX 裝置。 如果您的目標是不同的家族，請將家族欄位從「stratixiigx」變更為裝置系列，以對檔案進行修改。
2. 未必所有顯示的檔案都可能出現在您的目錄中（例如，如果您的 SerialLite-II MegaCore® 功能是在串流模式中設定，則檔案_txhpp_atlfifo_concat.v、_rxhpp_atlfifo_concat.v、_txrdp_atlfifo_concat.v、_rxrdp_atlfifo_concat.v 和 _slite2_core.v不存在， 並且不需要包含在上面顯示的quartus_map命令中。在新增到quartus_map命令之前，請先確保檔案確實存在。
現在，在 ms-dos 命令殼中執行「create_new_simgen.bat」，或按兩下檔案。 您現在應該有一個新的功能模擬模型 （.vo 或 .vho） 檔案，該檔案反映了您對「_slite2_wrapper.v」檔案所做的修改。