文章 ID: 000085834 內容類型: 錯誤訊息 最近查看日期: 2013 年 11 月 19 日

關鍵警告：*_p0_pin_map.tcl：找不到針腳的 PLL 頻率 *：s0|*：sequencer_scc_mgr_inst|scc_state_curr。STATE_SCC_IDLE

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果您在下列作業中編譯具有 UniPHY 的 DDR3 控制器，您將會看到這個關鍵的警告訊息。在這種情況下，Quartus® II 軟體無法找到pll_config_clock。

set_global_assignment-名稱EXTRACT_VERILOG_STATE_MACHINES關閉

Quartus II 軟體會尋找*：s0|*：sequencer_scc_mgr_inst|scc_state_curr。STATE_SCC_IDLE搜尋pll_config_clock。

如果您不允許狀態機器世代，狀態將會消失。因此，Quartus® II 軟體無法找到頻率。

解決方法

此問題已在 Prime Edition 軟體 13.1 版Intel® Quartus®修復。

相關產品

本文章適用於 11 產品

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® V ST SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。