文章 ID: 000085871 內容類型: 錯誤訊息 最近查看日期: 2017 年 11 月 01 日

錯誤（129001）：在原子上輸入埠 CLK「ALTDDIO_OUT_component|auto_generated|ddio_outa[0]」（twentynm_ddio_out原始）未合法連接及/或設定

環境

  • Intel® Quartus® Prime Standard Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在編譯包含altddio_out即時化或altddio_in原始目標Intel® Arria® 10、Intel Cyclone® 10GX 或® Intel Stratix 10 裝置系列的設計時，您可能會看到這個錯誤。

     

     

    解決方法

    此錯誤會發生，因為 altddio_out 和 altddio_in原始體並非用於這些裝置系列。

    使用 Altera GPIO IP Core ，而不是Intel® Arria® 10、 Intel Cyclone 10GX 或 Intel Stratix 10® 個裝置系列的altddio_out與altddio_in®原始值。

    相關產品

    本文章適用於 3 產品

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。