文章 ID: 000085929 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

在無補償模式中使用Stratix快速 PLL 時，是否有已知問題？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 當在 Quartus II 版本 4.0 和更早版本中使用無補償模式的快速 PLL 時，編譯器會錯誤地逐步將輸出頻率從 PLL 移除，以補償頻率網路延遲。這是不正確的行為，因為此模式不應延遲補償。此問題已在 Quartus II v4.0 SP1 中解決。若要確保移轉至其他Stratix系列裝置時 tSU/tCO 編號一致，請使用 4.0 SP1。如果您想在升級至 Quartus II 4.0 SP1 後維持相同的計時關係，請使用 PLL 的相移功能將頻率邊緣移回原始位置。您也可以使用同樣的技術，在 4.0 SP1 版本中獲得 4.0 SP1 tSU/tCO 倍數。

相關產品

本文章適用於 1 產品

Stratix® FPGAs

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。