文章 ID: 000086007 內容類型: 疑難排解 最近查看日期: 2021 年 04 月 13 日

為什麼 Arria® rocketboards.org 中的 10 SGMII 參考設計無法運作財產?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • HPS GMII 至 RGMII 轉換器 Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Prime Pro Edition 軟體版本Intel® Quartus®有問題,您可能會在 Arria® 10 SoC 上看到任何錯誤,Arria® 10 SGMII 參考設計。

    解決方法

    若要在 Intel® Quartus® Prime Pro Edition 軟體版本 20.3 或更新版本中解決這個問題,請按照下列步驟進行

    1) 開啟附加腳本 (run-cal-slack.tcl

    2) 在 run_cal_slack.tcl 下方將 GMII 編輯實例名稱至 SGMII 轉換器

    設定 EMAC0 sgmii_1

    設定 EMAC1 sgmii_2

    設定 EMAC2 空

    設定 EMAC3 空

    腳本最多可支援 4 個埠。如果沒有需要,應該設定為「空」變數。

    3) 啟動計時分析器

    4) 從功能表執行更新的腳本 ( 腳本> Run Tcl 腳本

    5) 如果腳本退回 0,解決方法就已結束。

    6) 在專案中,例如 ghrd_timing.sdc,在下方新增兩個限制。

    set_net_delay -最小 1.2 -從 [get_registers {*|altera_gts_clock_gate:u_pcs_tx_clk_gated|en_flp[]-到 [get_pins-compatibility_mode {*|u_pcs_tx_clk_gated|clk_gated|combout[]

    set_net_delay -最小 1.2 -從 [get_registers {*|altera_gts_clock_gate:u_pcs_rx_clk_gated|en_flp[]-到 [get_pins-compatibility_mode {*|u_pcs_rx_clk_gated|clk_gated|combout[]

    7) 重新相容您的設計。

    8) 如果符合時間,請移至 3。

    此問題目前排定在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中解決。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 SX SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。