文章 ID: 000086127 內容類型: 疑難排解 最近查看日期: 2016 年 02 月 10 日

在 Altera PLL 超級功能中執行一小部分 PLL 時,通道間距欄位的目的是什麼?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

PLL 的通道間距定義為合成輸出頻率所需的準確性,在輸出分隔器效果之前進行測量。

此欄位可在Altera中編輯® 選取分數模式時,PLL 兆功能。間距的細膩性是相頻率偵測器 (PFD) 頻率 (fPFD) 和 Delta-Sigma-Modulator (DSM) 解析度的功能。 
例如,對於 24 位 DSM fPLL,此通道間距的最小值為 fPFD/(2^24)。

在套用或使用此功能方面,如果您要合成 300MHz 輸出頻率,且需要準確度為 100ppm 或更高,這會轉化為 30KHz 或更小的通道間距需求,這就是您進入超級功能時所遇到的。

請注意,在分數模式中,通道間距和迴圈效能之間有一個取點。一般指南是使用應用程式可接受的最大通道間距,這將提供最佳的抖動效能和最快的回路鎖定時間。

相關產品

本文章適用於 14 產品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。